Un 12 BIT TMS320F2812ZAYA dei circuiti integrati del TI di arresto

Componenti elettronici Texas Instruments /TI TMS320F2812ZAYA di IC

Caratteristiche per il TMS320F2812

• Tecnologia CMOS statica ad alto rendimento
  • 150 megahertz (tempo di ciclo 6.67-ns)
  • (Il centro 1.8-V 135 megahertz, 1.9-V al centro a 150 megahertz, ingresso/uscita 3.3-V) progettazione a bassa potenza
• Supporto di ricerca di frontiera di JTAG
  • Porto di Access standard della prova di IEEE di norma 1149.1-1990 di IEEE ed architettura di Frontiera-ricerca
• CPU ad alto rendimento di 32 bit (TMS320C28x)
  • operazioni del MACKINTOSH del × 32 di 16 × 16 e 32
  • 16 MACKINTOSH doppio del × 16
  • Architettura del bus di Harvard
  • Operazioni atomiche
  • Risposta ed elaborazione veloci di interruzione
  • Modello di programmazione unificato di memoria
  • programma di 4M/portata lineari indirizzo di dati
  • Codice-efficiente (in C/C++ ed Assemblea)
  • Codice sorgente dell'unità di elaborazione di TMS320F24x/IF240x compatibile
• memoria del Su chip
  • Fino 128K al flash del × 16 (quattro settori del × 16K 16 di 8K × 16 e sei)
  • 1K ROM del × 16 OTP
  • L0 e L1: 2 blocchi 4K di × 16 ogni Unico Access RAM (SARAM)
  • H0: 1 blocco 8K di × 16 SARAM
  • M0 e M1: 2 blocchi di × 1K 16 ogni SARAM
• ROM dello stivale (4K × 16)
  • Con i modi dello stivale del software
  • Tavole standard di per la matematica
• Interfaccia esterna (F2812)
  • Più della memoria totale del × 16 di 1M
  • Stati di attesa programmabili
  • Sincronizzazione lettura /scrittura programmabile dello stroboscopio
  • Il singolo chip tre seleziona
• Endianness: Piccolo endian
• Controllo di sistema e dell'orologio
  • oscillatore del Su chip
  • Modulo del temporizzatore di cane da guardia
• Tre interruzioni esterne
• Blocchetto periferico di espansione di interruzione (TORTA) che sostiene 45 interruzioni periferiche
• Tre temporizzatori del CPU di 32 bit
• chiave/serratura di sicurezza di 128 bit
  • Protegge flash/OTP e L0/L1 SARAM
  • Impedisce la reingegnerizzazione dei firmware
• Unità periferiche del controllo motorio
  • Due responsabili di evento (EVA, EVB)
  • Compatibile ai dispositivi 240xA
• Unità periferiche della porta seriale
  • Interfaccia periferica di serie (SPI)
  • Due interfacce per la trasmissione dei dati di serie (SCIs), UART standard
  • Regolatore migliorato Area Network (eCAN)
  • Porta seriale attenuata multicanale (McBSP)
• 12 bit ADC, 16 canali
  • 2 multiplexor dell'input del canale del × 8
  • Campione-e-tenuta due
  • Singole/conversioni simultanee
  • Tasso di conversione veloce: 80 ns/12.5 MSPS
• Fino a 56 perni per tutti gli usi dell'ingresso/uscita (GPIO)
• Caratteristiche avanzate di emulazione
  • Funzioni di punto di rottura e di analisi
  • Il tempo reale mette a punto tramite hardware
• Gli strumenti di sviluppo includono
  • Compilatore/assemblatore/linker dell'ANSI C/C++
  • Ido del ™ di Studio del compositore di codice
  • DSP/BIOS™
  • Regolatori di ricerca di JTAG
    • Porto di Access standard della prova di IEEE di norma 1149.1-1990 di IEEE ed architettura di Frontiera-ricerca
• Modi e risparmi di energia a bassa potenza
  • IN OZIO, STANDBY, i modi di FERMATA hanno sostenuto
  • Disattivi i diversi orologi periferici
• Opzioni del pacchetto
  • 179-ball MicroStar BGA™ con l'interfaccia esterna di memoria (GHH, ZHH) (F2812)
  • 176-pin quadrato di basso profilo Flatpack (LQFP) con l'interfaccia esterna di memoria (PGF) (F2812)
  • 128-pin LQFP senza interfaccia esterna di memoria (PBK) (F2810, F2811)
• Opzioni di temperatura
  • : – 40°C a 85°C (GHH, ZHH, PGF, PBK)
  • S: – 40°C a 125°C (GHH, ZHH, PGF, PBK)
  • Q: – 40°C a 125°C (PGF, PBK) (qualificazione AEC-Q100 per le applicazioni automobilistiche)